深圳耐斯迪芯片解密中心提供PALCE16V8H-10JC芯片解密服務(wù)。
特色鮮明
ñ引腳和功能兼容所有20針
GAL器件
ñ電可擦除CMOS技術(shù)
提供可重構(gòu)邏輯和全
可測(cè)性
n高高速CMOS技術(shù)
- 5 ns的傳播延遲為“-5”版本
- 7.5 ns的傳播延遲為“-7”版本
ñ直接更換為PAL16R8插件
系列和最PAL10H8系列
N個(gè)輸出可編程登記或
組合中的任何組合
列印外設(shè)組件互連（PCI）
兼容
列印可編程輸出極性
ñ可編程啟用/禁用控制
列印Preloadable輸出寄存器可測(cè)性
n自動(dòng)寄存器復(fù)位上電
列印成本效益的20引腳塑料DIP，PLCC封裝，
SOIC封裝
列印廣泛的第三方軟件和編程
支持合作伙伴，通過FusionPLD
N的完全100％的編程和測(cè)試
功能的產(chǎn)量和高可靠性
N 5 ns的版本采用了分裂導(dǎo)線架
改進(jìn)性能
一般說明
PALCE16V8是一種先進(jìn)的PAL設(shè)備，建成
低功耗，高速，電可擦除CMOS
技術(shù)。它的功能與所有20針兼容
GAL器件。宏單元提供了一個(gè)通用設(shè)備
架構(gòu)。 PALCE16V8將直接取代
PAL16R8和PAL10H8系列設(shè)備，唯一的例外
的PAL16C1。
PALCE16V8利用熟悉的產(chǎn)品和
（和/或）架構(gòu)，允許用戶實(shí)現(xiàn)
復(fù)雜的邏輯功能，方便和有效。多種
組合邏輯水平總是可以減少
總和的產(chǎn)品形式，采取非常的優(yōu)勢(shì)
在PAL器件的寬輸入門。方程
被編入設(shè)備通過floatinggate
在與邏輯陣列，可以清除細(xì)胞
電。
固定或陣列允許多達(dá)8個(gè)數(shù)據(jù)產(chǎn)品條款
每個(gè)輸出的邏輯功能。這些產(chǎn)品的總和
送入輸出宏蜂窩。每個(gè)宏單元可以編程
注冊(cè)或組合1 activehigh
或低電平輸出。輸出配置
由兩個(gè)全球位和一個(gè)本地位
控制四個(gè)每個(gè)宏蜂窩復(fù)用器。
AMD的FusionPLD計(jì)劃允許PALCE16V8設(shè)計(jì)
要使用流行的多種實(shí)現(xiàn)
行業(yè)標(biāo)準(zhǔn)的設(shè)計(jì)工具。通過密切合作
FusionPLD合作伙伴，AMD公司認(rèn)證的工具
提供準(zhǔn)確的，高質(zhì)量的支持。以確保該第三方
工具可用，成本降低，因?yàn)?br /> 設(shè)計(jì)師不必購(gòu)買一套完整的新
為每個(gè)設(shè)備的工具。方案還FusionPLD
大大縮短了設(shè)計(jì)時(shí)間，因?yàn)樵O(shè)計(jì)師可以使用
工具已安裝和熟悉。