芯片解密 ispLSI3256A

來源：IC解密
ispLSI3256A Description：
The ispLSI 3256A is a High-Density Programmable Logic 
Device containing 384 Registers, 128 Universal I/O pins, 
five Dedicated Clock Input Pins, eight Output Routing 
Pools (ORP) and a Global Routing Pool (GRP) which 
allows complete inter-connectivity between all of these 
elements. The ispLSI 3256A features 5V in-system 
programmability and in-system diagnostic capabilities. 
The ispLSI 3256A offers non-volatile reprogrammability 
of the logic, as well as the interconnect to provide truly 
reconfigurable systems. 
The basic unit of logic on the ispLSI 3256A device is the 
Twin Generic Logic Block (Twin GLB) labelled A0, A1...H3. 
There are a total of 32 Twin GLBs in the ispLSI 3256A 
device. Each Twin GLB has 24 inputs, a programmable 
AND array and two OR/Exclusive-OR Arrays, and eight 
outputs which can be configured to be either combinatorial 
or registered. All Twin GLB inputs come from the 
GRP.