XC17S100AVO8I芯片介紹
XC17S00A 系列 PROM 提供了一種易于使用、經(jīng)濟(jì)高效的方法來存儲(chǔ) Spartan-II/Spartan-IIE 設(shè)備配置比特流。當(dāng) Spartan 設(shè)備處于主串行模式時(shí),它會(huì)生成驅(qū)動(dòng) Spartan PROM 的配置時(shí)鐘 . 在時(shí)鐘上升沿之后的短暫訪問時(shí)間內(nèi),數(shù)據(jù)出現(xiàn)在連接到 Spartan 器件 DIN 引腳的 PROM 數(shù)據(jù)輸出引腳上。 Spartan 設(shè)備生成適當(dāng)數(shù)量的時(shí)鐘脈沖以完成配置。 配置后,它會(huì)禁用 PROM。 當(dāng) Spartan 設(shè)備處于從串行模式時(shí),PROM 和 Spartan 設(shè)備都必須由輸入信號(hào)計(jì)時(shí)。對(duì)于設(shè)備編程,Xilinx 聯(lián)盟或 Spartan 設(shè)備設(shè)計(jì)文件轉(zhuǎn)換為標(biāo)準(zhǔn) HEX 格式,然后傳輸?shù)酱蠖鄶?shù) 商業(yè)PROM程序員。
XC17S100AVO8I芯片特征
XC17S100AVO8I芯片管腳
管腳描述
管腳名稱 | 8-pin PDIP (PD8/PDG8) and VOIC/TSOP (VO8/VOG8) | 20-pin SOIC (SO20) | 44-pin VQFP (VQ44) | 管腳描述 |
DATA | 1 | 1 | 40 | 數(shù)據(jù)輸出,高阻狀態(tài),無論是 CE或原始設(shè)備制造商不活躍。編程期間時(shí),DATA 引腳為 I/O。請注意,請注意,OE 可以編程為高電平有效或低電平有效. |
CLK | 2 | 3 | 43 | 如果 CE 和 OE 都處于活動(dòng)狀態(tài),則 CLK 輸入上的每個(gè)上升沿都會(huì)遞增內(nèi)部地址計(jì)數(shù)器。 |
RESET/OE (OE/RESET) | 3 | 8 | 13 | 當(dāng)為高電平時(shí),此輸入保持地址計(jì)數(shù)器復(fù)位并將 DATA 輸出置于高阻抗?fàn)顟B(tài)。 該輸入引腳的極性可編程為 RESET/OE 或 OE/RESET。 為避免混淆,本文檔將引腳描述為 RESET/OE,盡管所有設(shè)備上都可能有相反的極性。 當(dāng) RESET 有效時(shí),地址計(jì)數(shù)器保持為零,DATA 輸出處于高阻狀態(tài)。 該輸入的極性是可編程的。 默認(rèn)為高電平有效 RESET,但首選選項(xiàng)為低電平有效 RESET,因?yàn)樗梢赃B接到 FPGA 的 INIT 引腳和上拉電阻。• 該引腳的極性在編程器接口中控制。 使用 Xilinx HW-130 編程器軟件可以輕松反轉(zhuǎn)此輸入引腳。 第三方程序員有不同的方法來反轉(zhuǎn)此引腳。 |
CE | 4 | 10 | 15 | 當(dāng)為高電平時(shí),該引腳重置內(nèi)部地址計(jì)數(shù)器,將 DATA 輸出置于高阻抗?fàn)顟B(tài),并強(qiáng)制設(shè)備進(jìn)入低 ICC 待機(jī)模式。 |
GND | 5 | 11 | 18, 41 | GND是接地連接 |
VCC | 7, 8 | 18, 20 | 38, 35 | VCC 引腳將連接到正電壓電源。 |